/* Capstone Disassembly Engine, http://www.capstone-engine.org */ /* By Nguyen Anh Quynh , 2013-2022, */ /* Rot127 2022-2023 */ /* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */ /* LLVM-commit: 464bda7750a3ba9e23823fc707d7e7b6fc38438d */ /* LLVM-tag: llvmorg-16.0.2-5-g464bda7750a3 */ /* Do not edit. */ /* Capstone's LLVM TableGen Backends: */ /* https://github.com/capstone-engine/llvm-capstone */ "invalid", // ARM_INS_INVALID "asr", // ARM_INS_ASR "it", // ARM_INS_IT "ldrbt", // ARM_INS_LDRBT "ldr", // ARM_INS_LDR "ldrht", // ARM_INS_LDRHT "ldrsbt", // ARM_INS_LDRSBT "ldrsht", // ARM_INS_LDRSHT "ldrt", // ARM_INS_LDRT "lsl", // ARM_INS_LSL "lsr", // ARM_INS_LSR "ror", // ARM_INS_ROR "rrx", // ARM_INS_RRX "strbt", // ARM_INS_STRBT "strt", // ARM_INS_STRT "vld1", // ARM_INS_VLD1 "vld2", // ARM_INS_VLD2 "vld3", // ARM_INS_VLD3 "vld4", // ARM_INS_VLD4 "vst1", // ARM_INS_VST1 "vst2", // ARM_INS_VST2 "vst3", // ARM_INS_VST3 "vst4", // ARM_INS_VST4 "ldrb", // ARM_INS_LDRB "ldrh", // ARM_INS_LDRH "ldrsb", // ARM_INS_LDRSB "ldrsh", // ARM_INS_LDRSH "movs", // ARM_INS_MOVS "mov", // ARM_INS_MOV "str", // ARM_INS_STR "adc", // ARM_INS_ADC "add", // ARM_INS_ADD "adr", // ARM_INS_ADR "aesd", // ARM_INS_AESD "aese", // ARM_INS_AESE "aesimc", // ARM_INS_AESIMC "aesmc", // ARM_INS_AESMC "and", // ARM_INS_AND "vdot", // ARM_INS_VDOT "vcvt", // ARM_INS_VCVT "vcvtb", // ARM_INS_VCVTB "vcvtt", // ARM_INS_VCVTT "bfc", // ARM_INS_BFC "bfi", // ARM_INS_BFI "bic", // ARM_INS_BIC "bkpt", // ARM_INS_BKPT "bl", // ARM_INS_BL "blx", // ARM_INS_BLX "bx", // ARM_INS_BX "bxj", // ARM_INS_BXJ "b", // ARM_INS_B "cx1", // ARM_INS_CX1 "cx1a", // ARM_INS_CX1A "cx1d", // ARM_INS_CX1D "cx1da", // ARM_INS_CX1DA "cx2", // ARM_INS_CX2 "cx2a", // ARM_INS_CX2A "cx2d", // ARM_INS_CX2D "cx2da", // ARM_INS_CX2DA "cx3", // ARM_INS_CX3 "cx3a", // ARM_INS_CX3A "cx3d", // ARM_INS_CX3D "cx3da", // ARM_INS_CX3DA "vcx1a", // ARM_INS_VCX1A "vcx1", // ARM_INS_VCX1 "vcx2a", // ARM_INS_VCX2A "vcx2", // ARM_INS_VCX2 "vcx3a", // ARM_INS_VCX3A "vcx3", // ARM_INS_VCX3 "cdp", // ARM_INS_CDP "cdp2", // ARM_INS_CDP2 "clrex", // ARM_INS_CLREX "clz", // ARM_INS_CLZ "cmn", // ARM_INS_CMN "cmp", // ARM_INS_CMP "cps", // ARM_INS_CPS "crc32b", // ARM_INS_CRC32B "crc32cb", // ARM_INS_CRC32CB "crc32ch", // ARM_INS_CRC32CH "crc32cw", // ARM_INS_CRC32CW "crc32h", // ARM_INS_CRC32H "crc32w", // ARM_INS_CRC32W "dbg", // ARM_INS_DBG "dmb", // ARM_INS_DMB "dsb", // ARM_INS_DSB "eor", // ARM_INS_EOR "eret", // ARM_INS_ERET "vmov", // ARM_INS_VMOV "fldmdbx", // ARM_INS_FLDMDBX "fldmiax", // ARM_INS_FLDMIAX "vmrs", // ARM_INS_VMRS "fstmdbx", // ARM_INS_FSTMDBX "fstmiax", // ARM_INS_FSTMIAX "hint", // ARM_INS_HINT "hlt", // ARM_INS_HLT "hvc", // ARM_INS_HVC "isb", // ARM_INS_ISB "lda", // ARM_INS_LDA "ldab", // ARM_INS_LDAB "ldaex", // ARM_INS_LDAEX "ldaexb", // ARM_INS_LDAEXB "ldaexd", // ARM_INS_LDAEXD "ldaexh", // ARM_INS_LDAEXH "ldah", // ARM_INS_LDAH "ldc2l", // ARM_INS_LDC2L "ldc2", // ARM_INS_LDC2 "ldcl", // ARM_INS_LDCL "ldc", // ARM_INS_LDC "ldmda", // ARM_INS_LDMDA "ldmdb", // ARM_INS_LDMDB "ldm", // ARM_INS_LDM "ldmib", // ARM_INS_LDMIB "ldrd", // ARM_INS_LDRD "ldrex", // ARM_INS_LDREX "ldrexb", // ARM_INS_LDREXB "ldrexd", // ARM_INS_LDREXD "ldrexh", // ARM_INS_LDREXH "mcr", // ARM_INS_MCR "mcr2", // ARM_INS_MCR2 "mcrr", // ARM_INS_MCRR "mcrr2", // ARM_INS_MCRR2 "mla", // ARM_INS_MLA "mls", // ARM_INS_MLS "movt", // ARM_INS_MOVT "movw", // ARM_INS_MOVW "mrc", // ARM_INS_MRC "mrc2", // ARM_INS_MRC2 "mrrc", // ARM_INS_MRRC "mrrc2", // ARM_INS_MRRC2 "mrs", // ARM_INS_MRS "msr", // ARM_INS_MSR "mul", // ARM_INS_MUL "asrl", // ARM_INS_ASRL "dlstp", // ARM_INS_DLSTP "lctp", // ARM_INS_LCTP "letp", // ARM_INS_LETP "lsll", // ARM_INS_LSLL "lsrl", // ARM_INS_LSRL "sqrshr", // ARM_INS_SQRSHR "sqrshrl", // ARM_INS_SQRSHRL "sqshl", // ARM_INS_SQSHL "sqshll", // ARM_INS_SQSHLL "srshr", // ARM_INS_SRSHR "srshrl", // ARM_INS_SRSHRL "uqrshl", // ARM_INS_UQRSHL "uqrshll", // ARM_INS_UQRSHLL "uqshl", // ARM_INS_UQSHL "uqshll", // ARM_INS_UQSHLL "urshr", // ARM_INS_URSHR "urshrl", // ARM_INS_URSHRL "vabav", // ARM_INS_VABAV "vabd", // ARM_INS_VABD "vabs", // ARM_INS_VABS "vadc", // ARM_INS_VADC "vadci", // ARM_INS_VADCI "vaddlva", // ARM_INS_VADDLVA "vaddlv", // ARM_INS_VADDLV "vaddva", // ARM_INS_VADDVA "vaddv", // ARM_INS_VADDV "vadd", // ARM_INS_VADD "vand", // ARM_INS_VAND "vbic", // ARM_INS_VBIC "vbrsr", // ARM_INS_VBRSR "vcadd", // ARM_INS_VCADD "vcls", // ARM_INS_VCLS "vclz", // ARM_INS_VCLZ "vcmla", // ARM_INS_VCMLA "vcmp", // ARM_INS_VCMP "vcmul", // ARM_INS_VCMUL "vctp", // ARM_INS_VCTP "vcvta", // ARM_INS_VCVTA "vcvtm", // ARM_INS_VCVTM "vcvtn", // ARM_INS_VCVTN "vcvtp", // ARM_INS_VCVTP "vddup", // ARM_INS_VDDUP "vdup", // ARM_INS_VDUP "vdwdup", // ARM_INS_VDWDUP "veor", // ARM_INS_VEOR "vfmas", // ARM_INS_VFMAS "vfma", // ARM_INS_VFMA "vfms", // ARM_INS_VFMS "vhadd", // ARM_INS_VHADD "vhcadd", // ARM_INS_VHCADD "vhsub", // ARM_INS_VHSUB "vidup", // ARM_INS_VIDUP "viwdup", // ARM_INS_VIWDUP "vld20", // ARM_INS_VLD20 "vld21", // ARM_INS_VLD21 "vld40", // ARM_INS_VLD40 "vld41", // ARM_INS_VLD41 "vld42", // ARM_INS_VLD42 "vld43", // ARM_INS_VLD43 "vldrb", // ARM_INS_VLDRB "vldrd", // ARM_INS_VLDRD "vldrh", // ARM_INS_VLDRH "vldrw", // ARM_INS_VLDRW "vmaxav", // ARM_INS_VMAXAV "vmaxa", // ARM_INS_VMAXA "vmaxnmav", // ARM_INS_VMAXNMAV "vmaxnma", // ARM_INS_VMAXNMA "vmaxnmv", // ARM_INS_VMAXNMV "vmaxnm", // ARM_INS_VMAXNM "vmaxv", // ARM_INS_VMAXV "vmax", // ARM_INS_VMAX "vminav", // ARM_INS_VMINAV "vmina", // ARM_INS_VMINA "vminnmav", // ARM_INS_VMINNMAV "vminnma", // ARM_INS_VMINNMA "vminnmv", // ARM_INS_VMINNMV "vminnm", // ARM_INS_VMINNM "vminv", // ARM_INS_VMINV "vmin", // ARM_INS_VMIN "vmladava", // ARM_INS_VMLADAVA "vmladavax", // ARM_INS_VMLADAVAX "vmladav", // ARM_INS_VMLADAV "vmladavx", // ARM_INS_VMLADAVX "vmlaldava", // ARM_INS_VMLALDAVA "vmlaldavax", // ARM_INS_VMLALDAVAX "vmlaldav", // ARM_INS_VMLALDAV "vmlaldavx", // ARM_INS_VMLALDAVX "vmlas", // ARM_INS_VMLAS "vmla", // ARM_INS_VMLA "vmlsdava", // ARM_INS_VMLSDAVA "vmlsdavax", // ARM_INS_VMLSDAVAX "vmlsdav", // ARM_INS_VMLSDAV "vmlsdavx", // ARM_INS_VMLSDAVX "vmlsldava", // ARM_INS_VMLSLDAVA "vmlsldavax", // ARM_INS_VMLSLDAVAX "vmlsldav", // ARM_INS_VMLSLDAV "vmlsldavx", // ARM_INS_VMLSLDAVX "vmovlb", // ARM_INS_VMOVLB "vmovlt", // ARM_INS_VMOVLT "vmovnb", // ARM_INS_VMOVNB "vmovnt", // ARM_INS_VMOVNT "vmulh", // ARM_INS_VMULH "vmullb", // ARM_INS_VMULLB "vmullt", // ARM_INS_VMULLT "vmul", // ARM_INS_VMUL "vmvn", // ARM_INS_VMVN "vneg", // ARM_INS_VNEG "vorn", // ARM_INS_VORN "vorr", // ARM_INS_VORR "vpnot", // ARM_INS_VPNOT "vpsel", // ARM_INS_VPSEL "vpst", // ARM_INS_VPST "vpt", // ARM_INS_VPT "vqabs", // ARM_INS_VQABS "vqadd", // ARM_INS_VQADD "vqdmladhx", // ARM_INS_VQDMLADHX "vqdmladh", // ARM_INS_VQDMLADH "vqdmlah", // ARM_INS_VQDMLAH "vqdmlash", // ARM_INS_VQDMLASH "vqdmlsdhx", // ARM_INS_VQDMLSDHX "vqdmlsdh", // ARM_INS_VQDMLSDH "vqdmulh", // ARM_INS_VQDMULH "vqdmullb", // ARM_INS_VQDMULLB "vqdmullt", // ARM_INS_VQDMULLT "vqmovnb", // ARM_INS_VQMOVNB "vqmovnt", // ARM_INS_VQMOVNT "vqmovunb", // ARM_INS_VQMOVUNB "vqmovunt", // ARM_INS_VQMOVUNT "vqneg", // ARM_INS_VQNEG "vqrdmladhx", // ARM_INS_VQRDMLADHX "vqrdmladh", // ARM_INS_VQRDMLADH "vqrdmlah", // ARM_INS_VQRDMLAH "vqrdmlash", // ARM_INS_VQRDMLASH "vqrdmlsdhx", // ARM_INS_VQRDMLSDHX "vqrdmlsdh", // ARM_INS_VQRDMLSDH "vqrdmulh", // ARM_INS_VQRDMULH "vqrshl", // ARM_INS_VQRSHL "vqrshrnb", // ARM_INS_VQRSHRNB "vqrshrnt", // ARM_INS_VQRSHRNT "vqrshrunb", // ARM_INS_VQRSHRUNB "vqrshrunt", // ARM_INS_VQRSHRUNT "vqshlu", // ARM_INS_VQSHLU "vqshl", // ARM_INS_VQSHL "vqshrnb", // ARM_INS_VQSHRNB "vqshrnt", // ARM_INS_VQSHRNT "vqshrunb", // ARM_INS_VQSHRUNB "vqshrunt", // ARM_INS_VQSHRUNT "vqsub", // ARM_INS_VQSUB "vrev16", // ARM_INS_VREV16 "vrev32", // ARM_INS_VREV32 "vrev64", // ARM_INS_VREV64 "vrhadd", // ARM_INS_VRHADD "vrinta", // ARM_INS_VRINTA "vrintm", // ARM_INS_VRINTM "vrintn", // ARM_INS_VRINTN "vrintp", // ARM_INS_VRINTP "vrintx", // ARM_INS_VRINTX "vrintz", // ARM_INS_VRINTZ "vrmlaldavha", // ARM_INS_VRMLALDAVHA "vrmlaldavhax", // ARM_INS_VRMLALDAVHAX "vrmlaldavh", // ARM_INS_VRMLALDAVH "vrmlaldavhx", // ARM_INS_VRMLALDAVHX "vrmlsldavha", // ARM_INS_VRMLSLDAVHA "vrmlsldavhax", // ARM_INS_VRMLSLDAVHAX "vrmlsldavh", // ARM_INS_VRMLSLDAVH "vrmlsldavhx", // ARM_INS_VRMLSLDAVHX "vrmulh", // ARM_INS_VRMULH "vrshl", // ARM_INS_VRSHL "vrshrnb", // ARM_INS_VRSHRNB "vrshrnt", // ARM_INS_VRSHRNT "vrshr", // ARM_INS_VRSHR "vsbc", // ARM_INS_VSBC "vsbci", // ARM_INS_VSBCI "vshlc", // ARM_INS_VSHLC "vshllb", // ARM_INS_VSHLLB "vshllt", // ARM_INS_VSHLLT "vshl", // ARM_INS_VSHL "vshrnb", // ARM_INS_VSHRNB "vshrnt", // ARM_INS_VSHRNT "vshr", // ARM_INS_VSHR "vsli", // ARM_INS_VSLI "vsri", // ARM_INS_VSRI "vst20", // ARM_INS_VST20 "vst21", // ARM_INS_VST21 "vst40", // ARM_INS_VST40 "vst41", // ARM_INS_VST41 "vst42", // ARM_INS_VST42 "vst43", // ARM_INS_VST43 "vstrb", // ARM_INS_VSTRB "vstrd", // ARM_INS_VSTRD "vstrh", // ARM_INS_VSTRH "vstrw", // ARM_INS_VSTRW "vsub", // ARM_INS_VSUB "wlstp", // ARM_INS_WLSTP "mvn", // ARM_INS_MVN "orr", // ARM_INS_ORR "pkhbt", // ARM_INS_PKHBT "pkhtb", // ARM_INS_PKHTB "pldw", // ARM_INS_PLDW "pld", // ARM_INS_PLD "pli", // ARM_INS_PLI "qadd", // ARM_INS_QADD "qadd16", // ARM_INS_QADD16 "qadd8", // ARM_INS_QADD8 "qasx", // ARM_INS_QASX "qdadd", // ARM_INS_QDADD "qdsub", // ARM_INS_QDSUB "qsax", // ARM_INS_QSAX "qsub", // ARM_INS_QSUB "qsub16", // ARM_INS_QSUB16 "qsub8", // ARM_INS_QSUB8 "rbit", // ARM_INS_RBIT "rev", // ARM_INS_REV "rev16", // ARM_INS_REV16 "revsh", // ARM_INS_REVSH "rfeda", // ARM_INS_RFEDA "rfedb", // ARM_INS_RFEDB "rfeia", // ARM_INS_RFEIA "rfeib", // ARM_INS_RFEIB "rsb", // ARM_INS_RSB "rsc", // ARM_INS_RSC "sadd16", // ARM_INS_SADD16 "sadd8", // ARM_INS_SADD8 "sasx", // ARM_INS_SASX "sb", // ARM_INS_SB "sbc", // ARM_INS_SBC "sbfx", // ARM_INS_SBFX "sdiv", // ARM_INS_SDIV "sel", // ARM_INS_SEL "setend", // ARM_INS_SETEND "setpan", // ARM_INS_SETPAN "sha1c", // ARM_INS_SHA1C "sha1h", // ARM_INS_SHA1H "sha1m", // ARM_INS_SHA1M "sha1p", // ARM_INS_SHA1P "sha1su0", // ARM_INS_SHA1SU0 "sha1su1", // ARM_INS_SHA1SU1 "sha256h", // ARM_INS_SHA256H "sha256h2", // ARM_INS_SHA256H2 "sha256su0", // ARM_INS_SHA256SU0 "sha256su1", // ARM_INS_SHA256SU1 "shadd16", // ARM_INS_SHADD16 "shadd8", // ARM_INS_SHADD8 "shasx", // ARM_INS_SHASX "shsax", // ARM_INS_SHSAX "shsub16", // ARM_INS_SHSUB16 "shsub8", // ARM_INS_SHSUB8 "smc", // ARM_INS_SMC "smlabb", // ARM_INS_SMLABB "smlabt", // ARM_INS_SMLABT "smlad", // ARM_INS_SMLAD "smladx", // ARM_INS_SMLADX "smlal", // ARM_INS_SMLAL "smlalbb", // ARM_INS_SMLALBB "smlalbt", // ARM_INS_SMLALBT "smlald", // ARM_INS_SMLALD "smlaldx", // ARM_INS_SMLALDX "smlaltb", // ARM_INS_SMLALTB "smlaltt", // ARM_INS_SMLALTT "smlatb", // ARM_INS_SMLATB "smlatt", // ARM_INS_SMLATT "smlawb", // ARM_INS_SMLAWB "smlawt", // ARM_INS_SMLAWT "smlsd", // ARM_INS_SMLSD "smlsdx", // ARM_INS_SMLSDX "smlsld", // ARM_INS_SMLSLD "smlsldx", // ARM_INS_SMLSLDX "smmla", // ARM_INS_SMMLA "smmlar", // ARM_INS_SMMLAR "smmls", // ARM_INS_SMMLS "smmlsr", // ARM_INS_SMMLSR "smmul", // ARM_INS_SMMUL "smmulr", // ARM_INS_SMMULR "smuad", // ARM_INS_SMUAD "smuadx", // ARM_INS_SMUADX "smulbb", // ARM_INS_SMULBB "smulbt", // ARM_INS_SMULBT "smull", // ARM_INS_SMULL "smultb", // ARM_INS_SMULTB "smultt", // ARM_INS_SMULTT "smulwb", // ARM_INS_SMULWB "smulwt", // ARM_INS_SMULWT "smusd", // ARM_INS_SMUSD "smusdx", // ARM_INS_SMUSDX "srsda", // ARM_INS_SRSDA "srsdb", // ARM_INS_SRSDB "srsia", // ARM_INS_SRSIA "srsib", // ARM_INS_SRSIB "ssat", // ARM_INS_SSAT "ssat16", // ARM_INS_SSAT16 "ssax", // ARM_INS_SSAX "ssub16", // ARM_INS_SSUB16 "ssub8", // ARM_INS_SSUB8 "stc2l", // ARM_INS_STC2L "stc2", // ARM_INS_STC2 "stcl", // ARM_INS_STCL "stc", // ARM_INS_STC "stl", // ARM_INS_STL "stlb", // ARM_INS_STLB "stlex", // ARM_INS_STLEX "stlexb", // ARM_INS_STLEXB "stlexd", // ARM_INS_STLEXD "stlexh", // ARM_INS_STLEXH "stlh", // ARM_INS_STLH "stmda", // ARM_INS_STMDA "stmdb", // ARM_INS_STMDB "stm", // ARM_INS_STM "stmib", // ARM_INS_STMIB "strb", // ARM_INS_STRB "strd", // ARM_INS_STRD "strex", // ARM_INS_STREX "strexb", // ARM_INS_STREXB "strexd", // ARM_INS_STREXD "strexh", // ARM_INS_STREXH "strh", // ARM_INS_STRH "strht", // ARM_INS_STRHT "sub", // ARM_INS_SUB "svc", // ARM_INS_SVC "swp", // ARM_INS_SWP "swpb", // ARM_INS_SWPB "sxtab", // ARM_INS_SXTAB "sxtab16", // ARM_INS_SXTAB16 "sxtah", // ARM_INS_SXTAH "sxtb", // ARM_INS_SXTB "sxtb16", // ARM_INS_SXTB16 "sxth", // ARM_INS_SXTH "teq", // ARM_INS_TEQ "trap", // ARM_INS_TRAP "tsb", // ARM_INS_TSB "tst", // ARM_INS_TST "uadd16", // ARM_INS_UADD16 "uadd8", // ARM_INS_UADD8 "uasx", // ARM_INS_UASX "ubfx", // ARM_INS_UBFX "udf", // ARM_INS_UDF "udiv", // ARM_INS_UDIV "uhadd16", // ARM_INS_UHADD16 "uhadd8", // ARM_INS_UHADD8 "uhasx", // ARM_INS_UHASX "uhsax", // ARM_INS_UHSAX "uhsub16", // ARM_INS_UHSUB16 "uhsub8", // ARM_INS_UHSUB8 "umaal", // ARM_INS_UMAAL "umlal", // ARM_INS_UMLAL "umull", // ARM_INS_UMULL "uqadd16", // ARM_INS_UQADD16 "uqadd8", // ARM_INS_UQADD8 "uqasx", // ARM_INS_UQASX "uqsax", // ARM_INS_UQSAX "uqsub16", // ARM_INS_UQSUB16 "uqsub8", // ARM_INS_UQSUB8 "usad8", // ARM_INS_USAD8 "usada8", // ARM_INS_USADA8 "usat", // ARM_INS_USAT "usat16", // ARM_INS_USAT16 "usax", // ARM_INS_USAX "usub16", // ARM_INS_USUB16 "usub8", // ARM_INS_USUB8 "uxtab", // ARM_INS_UXTAB "uxtab16", // ARM_INS_UXTAB16 "uxtah", // ARM_INS_UXTAH "uxtb", // ARM_INS_UXTB "uxtb16", // ARM_INS_UXTB16 "uxth", // ARM_INS_UXTH "vabal", // ARM_INS_VABAL "vaba", // ARM_INS_VABA "vabdl", // ARM_INS_VABDL "vacge", // ARM_INS_VACGE "vacgt", // ARM_INS_VACGT "vaddhn", // ARM_INS_VADDHN "vaddl", // ARM_INS_VADDL "vaddw", // ARM_INS_VADDW "vfmab", // ARM_INS_VFMAB "vfmat", // ARM_INS_VFMAT "vbif", // ARM_INS_VBIF "vbit", // ARM_INS_VBIT "vbsl", // ARM_INS_VBSL "vceq", // ARM_INS_VCEQ "vcge", // ARM_INS_VCGE "vcgt", // ARM_INS_VCGT "vcle", // ARM_INS_VCLE "vclt", // ARM_INS_VCLT "vcmpe", // ARM_INS_VCMPE "vcnt", // ARM_INS_VCNT "vdiv", // ARM_INS_VDIV "vext", // ARM_INS_VEXT "vfmal", // ARM_INS_VFMAL "vfmsl", // ARM_INS_VFMSL "vfnma", // ARM_INS_VFNMA "vfnms", // ARM_INS_VFNMS "vins", // ARM_INS_VINS "vjcvt", // ARM_INS_VJCVT "vldmdb", // ARM_INS_VLDMDB "vldmia", // ARM_INS_VLDMIA "vldr", // ARM_INS_VLDR "vlldm", // ARM_INS_VLLDM "vlstm", // ARM_INS_VLSTM "vmlal", // ARM_INS_VMLAL "vmls", // ARM_INS_VMLS "vmlsl", // ARM_INS_VMLSL "vmmla", // ARM_INS_VMMLA "vmovx", // ARM_INS_VMOVX "vmovl", // ARM_INS_VMOVL "vmovn", // ARM_INS_VMOVN "vmsr", // ARM_INS_VMSR "vmull", // ARM_INS_VMULL "vnmla", // ARM_INS_VNMLA "vnmls", // ARM_INS_VNMLS "vnmul", // ARM_INS_VNMUL "vpadal", // ARM_INS_VPADAL "vpaddl", // ARM_INS_VPADDL "vpadd", // ARM_INS_VPADD "vpmax", // ARM_INS_VPMAX "vpmin", // ARM_INS_VPMIN "vqdmlal", // ARM_INS_VQDMLAL "vqdmlsl", // ARM_INS_VQDMLSL "vqdmull", // ARM_INS_VQDMULL "vqmovun", // ARM_INS_VQMOVUN "vqmovn", // ARM_INS_VQMOVN "vqrdmlsh", // ARM_INS_VQRDMLSH "vqrshrn", // ARM_INS_VQRSHRN "vqrshrun", // ARM_INS_VQRSHRUN "vqshrn", // ARM_INS_VQSHRN "vqshrun", // ARM_INS_VQSHRUN "vraddhn", // ARM_INS_VRADDHN "vrecpe", // ARM_INS_VRECPE "vrecps", // ARM_INS_VRECPS "vrintr", // ARM_INS_VRINTR "vrshrn", // ARM_INS_VRSHRN "vrsqrte", // ARM_INS_VRSQRTE "vrsqrts", // ARM_INS_VRSQRTS "vrsra", // ARM_INS_VRSRA "vrsubhn", // ARM_INS_VRSUBHN "vscclrm", // ARM_INS_VSCCLRM "vsdot", // ARM_INS_VSDOT "vseleq", // ARM_INS_VSELEQ "vselge", // ARM_INS_VSELGE "vselgt", // ARM_INS_VSELGT "vselvs", // ARM_INS_VSELVS "vshll", // ARM_INS_VSHLL "vshrn", // ARM_INS_VSHRN "vsmmla", // ARM_INS_VSMMLA "vsqrt", // ARM_INS_VSQRT "vsra", // ARM_INS_VSRA "vstmdb", // ARM_INS_VSTMDB "vstmia", // ARM_INS_VSTMIA "vstr", // ARM_INS_VSTR "vsubhn", // ARM_INS_VSUBHN "vsubl", // ARM_INS_VSUBL "vsubw", // ARM_INS_VSUBW "vsudot", // ARM_INS_VSUDOT "vswp", // ARM_INS_VSWP "vtbl", // ARM_INS_VTBL "vtbx", // ARM_INS_VTBX "vcvtr", // ARM_INS_VCVTR "vtrn", // ARM_INS_VTRN "vtst", // ARM_INS_VTST "vudot", // ARM_INS_VUDOT "vummla", // ARM_INS_VUMMLA "vusdot", // ARM_INS_VUSDOT "vusmmla", // ARM_INS_VUSMMLA "vuzp", // ARM_INS_VUZP "vzip", // ARM_INS_VZIP "addw", // ARM_INS_ADDW "aut", // ARM_INS_AUT "autg", // ARM_INS_AUTG "bfl", // ARM_INS_BFL "bflx", // ARM_INS_BFLX "bf", // ARM_INS_BF "bfcsel", // ARM_INS_BFCSEL "bfx", // ARM_INS_BFX "bti", // ARM_INS_BTI "bxaut", // ARM_INS_BXAUT "clrm", // ARM_INS_CLRM "csel", // ARM_INS_CSEL "csinc", // ARM_INS_CSINC "csinv", // ARM_INS_CSINV "csneg", // ARM_INS_CSNEG "dcps1", // ARM_INS_DCPS1 "dcps2", // ARM_INS_DCPS2 "dcps3", // ARM_INS_DCPS3 "dls", // ARM_INS_DLS "le", // ARM_INS_LE "orn", // ARM_INS_ORN "pac", // ARM_INS_PAC "pacbti", // ARM_INS_PACBTI "pacg", // ARM_INS_PACG "sg", // ARM_INS_SG "subs", // ARM_INS_SUBS "subw", // ARM_INS_SUBW "tbb", // ARM_INS_TBB "tbh", // ARM_INS_TBH "tt", // ARM_INS_TT "tta", // ARM_INS_TTA "ttat", // ARM_INS_TTAT "ttt", // ARM_INS_TTT "wls", // ARM_INS_WLS "blxns", // ARM_INS_BLXNS "bxns", // ARM_INS_BXNS "cbnz", // ARM_INS_CBNZ "cbz", // ARM_INS_CBZ "pop", // ARM_INS_POP "push", // ARM_INS_PUSH "__brkdiv0", // ARM_INS___BRKDIV0