mirror of
https://github.com/hedge-dev/XenonRecomp.git
synced 2025-06-06 18:31:03 +00:00
165 lines
4.9 KiB
SQL
165 lines
4.9 KiB
SQL
/* Capstone Disassembly Engine, https://www.capstone-engine.org */
|
|
/* By Nguyen Anh Quynh <aquynh@gmail.com>, 2013-2022, */
|
|
/* Rot127 <unisono@quyllur.org> 2022-2023 */
|
|
/* Automatically generated file by Capstone's LLVM TableGen Disassembler Backend. */
|
|
|
|
/* LLVM-commit: 083d57d0731afc1746680d828bdfe2fa41f62a61 */
|
|
/* LLVM-tag: llvmorg-3.0.0-2-g083d57d0731a */
|
|
|
|
/* Do not edit. */
|
|
|
|
/* Capstone's LLVM TableGen Backends: */
|
|
/* https://github.com/capstone-engine/llvm-capstone */
|
|
|
|
"invalid", // Alpha_INS_INVALID
|
|
"addl", // Alpha_INS_ADDL
|
|
"addq", // Alpha_INS_ADDQ
|
|
"adds/su", // Alpha_INS_ADDSsSU
|
|
"addt/su", // Alpha_INS_ADDTsSU
|
|
"and", // Alpha_INS_AND
|
|
"beq", // Alpha_INS_BEQ
|
|
"bge", // Alpha_INS_BGE
|
|
"bgt", // Alpha_INS_BGT
|
|
"bic", // Alpha_INS_BIC
|
|
"bis", // Alpha_INS_BIS
|
|
"blbc", // Alpha_INS_BLBC
|
|
"blbs", // Alpha_INS_BLBS
|
|
"ble", // Alpha_INS_BLE
|
|
"blt", // Alpha_INS_BLT
|
|
"bne", // Alpha_INS_BNE
|
|
"br", // Alpha_INS_BR
|
|
"bsr", // Alpha_INS_BSR
|
|
"cmoveq", // Alpha_INS_CMOVEQ
|
|
"cmovge", // Alpha_INS_CMOVGE
|
|
"cmovgt", // Alpha_INS_CMOVGT
|
|
"cmovlbc", // Alpha_INS_CMOVLBC
|
|
"cmovlbs", // Alpha_INS_CMOVLBS
|
|
"cmovle", // Alpha_INS_CMOVLE
|
|
"cmovlt", // Alpha_INS_CMOVLT
|
|
"cmovne", // Alpha_INS_CMOVNE
|
|
"cmpbge", // Alpha_INS_CMPBGE
|
|
"cmpeq", // Alpha_INS_CMPEQ
|
|
"cmple", // Alpha_INS_CMPLE
|
|
"cmplt", // Alpha_INS_CMPLT
|
|
"cmpteq/su", // Alpha_INS_CMPTEQsSU
|
|
"cmptle/su", // Alpha_INS_CMPTLEsSU
|
|
"cmptlt/su", // Alpha_INS_CMPTLTsSU
|
|
"cmptun/su", // Alpha_INS_CMPTUNsSU
|
|
"cmpule", // Alpha_INS_CMPULE
|
|
"cmpult", // Alpha_INS_CMPULT
|
|
"COND_BRANCH", // Alpha_INS_COND_BRANCH
|
|
"cpyse", // Alpha_INS_CPYSE
|
|
"cpysn", // Alpha_INS_CPYSN
|
|
"cpys", // Alpha_INS_CPYS
|
|
"ctlz", // Alpha_INS_CTLZ
|
|
"ctpop", // Alpha_INS_CTPOP
|
|
"cttz", // Alpha_INS_CTTZ
|
|
"cvtqs/sui", // Alpha_INS_CVTQSsSUI
|
|
"cvtqt/sui", // Alpha_INS_CVTQTsSUI
|
|
"cvtst/s", // Alpha_INS_CVTSTsS
|
|
"cvttq/svc", // Alpha_INS_CVTTQsSVC
|
|
"cvtts/sui", // Alpha_INS_CVTTSsSUI
|
|
"divs/su", // Alpha_INS_DIVSsSU
|
|
"divt/su", // Alpha_INS_DIVTsSU
|
|
"ecb", // Alpha_INS_ECB
|
|
"eqv", // Alpha_INS_EQV
|
|
"excb", // Alpha_INS_EXCB
|
|
"extbl", // Alpha_INS_EXTBL
|
|
"extlh", // Alpha_INS_EXTLH
|
|
"extll", // Alpha_INS_EXTLL
|
|
"extqh", // Alpha_INS_EXTQH
|
|
"extql", // Alpha_INS_EXTQL
|
|
"extwh", // Alpha_INS_EXTWH
|
|
"extwl", // Alpha_INS_EXTWL
|
|
"fbeq", // Alpha_INS_FBEQ
|
|
"fbge", // Alpha_INS_FBGE
|
|
"fbgt", // Alpha_INS_FBGT
|
|
"fble", // Alpha_INS_FBLE
|
|
"fblt", // Alpha_INS_FBLT
|
|
"fbne", // Alpha_INS_FBNE
|
|
"fcmoveq", // Alpha_INS_FCMOVEQ
|
|
"fcmovge", // Alpha_INS_FCMOVGE
|
|
"fcmovgt", // Alpha_INS_FCMOVGT
|
|
"fcmovle", // Alpha_INS_FCMOVLE
|
|
"fcmovlt", // Alpha_INS_FCMOVLT
|
|
"fcmovne", // Alpha_INS_FCMOVNE
|
|
"fetch", // Alpha_INS_FETCH
|
|
"fetch_m", // Alpha_INS_FETCH_M
|
|
"ftois", // Alpha_INS_FTOIS
|
|
"ftoit", // Alpha_INS_FTOIT
|
|
"insbl", // Alpha_INS_INSBL
|
|
"inslh", // Alpha_INS_INSLH
|
|
"insll", // Alpha_INS_INSLL
|
|
"insqh", // Alpha_INS_INSQH
|
|
"insql", // Alpha_INS_INSQL
|
|
"inswh", // Alpha_INS_INSWH
|
|
"inswl", // Alpha_INS_INSWL
|
|
"itofs", // Alpha_INS_ITOFS
|
|
"itoft", // Alpha_INS_ITOFT
|
|
"jmp", // Alpha_INS_JMP
|
|
"jsr", // Alpha_INS_JSR
|
|
"jsr_coroutine", // Alpha_INS_JSR_COROUTINE
|
|
"lda", // Alpha_INS_LDA
|
|
"ldah", // Alpha_INS_LDAH
|
|
"ldbu", // Alpha_INS_LDBU
|
|
"ldl", // Alpha_INS_LDL
|
|
"ldl_l", // Alpha_INS_LDL_L
|
|
"ldq", // Alpha_INS_LDQ
|
|
"ldq_l", // Alpha_INS_LDQ_L
|
|
"ldq_u", // Alpha_INS_LDQ_U
|
|
"lds", // Alpha_INS_LDS
|
|
"ldt", // Alpha_INS_LDT
|
|
"ldwu", // Alpha_INS_LDWU
|
|
"mb", // Alpha_INS_MB
|
|
"mskbl", // Alpha_INS_MSKBL
|
|
"msklh", // Alpha_INS_MSKLH
|
|
"mskll", // Alpha_INS_MSKLL
|
|
"mskqh", // Alpha_INS_MSKQH
|
|
"mskql", // Alpha_INS_MSKQL
|
|
"mskwh", // Alpha_INS_MSKWH
|
|
"mskwl", // Alpha_INS_MSKWL
|
|
"mull", // Alpha_INS_MULL
|
|
"mulq", // Alpha_INS_MULQ
|
|
"muls/su", // Alpha_INS_MULSsSU
|
|
"mult/su", // Alpha_INS_MULTsSU
|
|
"ornot", // Alpha_INS_ORNOT
|
|
"rc", // Alpha_INS_RC
|
|
"ret", // Alpha_INS_RET
|
|
"rpcc", // Alpha_INS_RPCC
|
|
"rs", // Alpha_INS_RS
|
|
"s4addl", // Alpha_INS_S4ADDL
|
|
"s4addq", // Alpha_INS_S4ADDQ
|
|
"s4subl", // Alpha_INS_S4SUBL
|
|
"s4subq", // Alpha_INS_S4SUBQ
|
|
"s8addl", // Alpha_INS_S8ADDL
|
|
"s8addq", // Alpha_INS_S8ADDQ
|
|
"s8subl", // Alpha_INS_S8SUBL
|
|
"s8subq", // Alpha_INS_S8SUBQ
|
|
"sextb", // Alpha_INS_SEXTB
|
|
"sextw", // Alpha_INS_SEXTW
|
|
"sll", // Alpha_INS_SLL
|
|
"sqrts/su", // Alpha_INS_SQRTSsSU
|
|
"sqrtt/su", // Alpha_INS_SQRTTsSU
|
|
"sra", // Alpha_INS_SRA
|
|
"srl", // Alpha_INS_SRL
|
|
"stb", // Alpha_INS_STB
|
|
"stl", // Alpha_INS_STL
|
|
"stl_c", // Alpha_INS_STL_C
|
|
"stq", // Alpha_INS_STQ
|
|
"stq_c", // Alpha_INS_STQ_C
|
|
"stq_u", // Alpha_INS_STQ_U
|
|
"sts", // Alpha_INS_STS
|
|
"stt", // Alpha_INS_STT
|
|
"stw", // Alpha_INS_STW
|
|
"subl", // Alpha_INS_SUBL
|
|
"subq", // Alpha_INS_SUBQ
|
|
"subs/su", // Alpha_INS_SUBSsSU
|
|
"subt/su", // Alpha_INS_SUBTsSU
|
|
"trapb", // Alpha_INS_TRAPB
|
|
"umulh", // Alpha_INS_UMULH
|
|
"wh64", // Alpha_INS_WH64
|
|
"wh64en", // Alpha_INS_WH64EN
|
|
"wmb", // Alpha_INS_WMB
|
|
"xor", // Alpha_INS_XOR
|
|
"zapnot", // Alpha_INS_ZAPNOT
|